CLIPPEDIMAGE= JP404258160A

PAT-NO: JP404258160A

DOCUMENT-IDENTIFIER: JP 04258160 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: September 14, 1992

INVENTOR-INFORMATION:

NAME

MIYAKE, HIDEJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO: JP03019640

APPL-DATE: February 13, 1991

INT-CL (IPC):

H01L027/088;H01L021/336

;H01L029/784

US-CL-CURRENT: 257/408

ABSTRACT:

i de e

PURPOSE: To prevent a decreasee in capacity of a transistor due to an unnecessary additional resistor by disposing two MIS transistors in parallel,

narrowing the interval between gate electrodes of a common drain side as

compared with a predetermined value, and increasing the interval between the

gate electrodes of a source side.

CONSTITUTION: A semiconductor device containing a MIS transistor, and

particularly that including a MOS transistor of an LDD structure is employed.

The two transistors are disposed adjacently with a drain region. i.e., a

common region having a low concentration N-type diffused layer

5 and a high

concentration N-type diffused layer 6. Gate electrodes 4 has a

trapezoidal

section, and formed at its side vertically at the side of a source region.

That is, the interval between the electrodes 4 of the side of common drain

region is narrowed. Accordingly, one side is formed in a forward tapered state

at the time of forming the gate electrodes, and a layer 5 can be formed only at

the drain region. Thus, a decrease in capacity of the transistor due to the

additional resistor of the layer 5 can be prevented.

COPYRIGHT: (C) 1992, JPO& Japio

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-258160

(43)公開日 平成4年(1992)9月14日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 27/088

21/336

29/784

7342 - 4M

H 0 1 L 27/08

102 B

8422 - 4M

29/78

301 L

審査請求 未請求 請求項の数1(全 4 頁) 最終頁に続く

(21)出願番号

(22)出願日

特顯平3-19640

平成3年(1991)2月13日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 三宅 秀治

東京都港区芝五丁目7番1号日本電気株式

会社内

(74)代理人 弁理士 内原 晋

(54) 【発明の名称】 半導体装置

(57)【要約】

【構成】2つのMISトラジスタを並列配置し、共通の ドレイン領域側のゲート電極の間隔を狭くする。ゲート 電極形成時に片側が順テーパー状となり、ドレイン領域 にのみ低濃度拡散層を形成することができる。

【効果】ソース領域は高濃度拡散層のみであり、低抵抗 とすることができ、LDD構造の欠点を除去できる。

1: P型シリフン基板 2: スールド酸化膜

3:ゲート酸化酸 4:ゲート電極

5: 他滿度N型拡散層 6: 高濃度N型拡散層 7: 絶縁膜

8: アルミニウム電径

1

【特許請求の範囲】

.

【請求項1】 半導体基板にドレイン領域を共有して隣 接配置された2つのMISトランジスタを含み、前記2 つのMISトランジスタのそれぞれのゲート電極は前記 ゲート電極間の間隔がゲート絶縁膜からの距離に応じて 広がった断面台形状でソース側で垂直な側面を有し、前 記ドレイン領域は前記それぞれのゲート電極下部に低濃 度不純物拡散層を有し、前記2つのMISトランジスタ のそれぞれのソース領域は高濃度不純物拡散層からなる ことを特徴とする半導体装置。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【産業上の利用分野】本発明はMISトランジスタを含 む半導体装置に関し特にLDD構造MOSトランジスタ を含む半導体装置に関する。

[0002]

【従来の技術】MOSトランジスタのホットキャリアに よる劣化を抑制するためのトランジスタ構造としてLD D構造MOSトランジスタが一般的であるが従来のLD Dトランジスタは図2に示すようにゲート電極4の側面 20 m に側壁酸化膜9を有する構造となっている。

【0003】次に従来のLDD構造MOSトランジスタ の製造方法について説明する。例えばP型シリコン基板 上の素子分離領域に公知のLOCOS技術を用いて素子 分離のためにフィールド酸化膜2を形成する。

【0004】 P型シリコン基板表面を熱酸化することに よりゲート酸化膜3を成長した後、多結晶シリコン膜を LPCVD法により堆積し、所望の比抵抗になるように リン拡散を行う。リソグラフィ技術を用いて多結晶シリ 極4を形成する。

【0005】その後リンを平方cmあたり10の13乗 (1E13と記す。以下これに準じる)程度イオン注入 し、低濃度N型拡散層5を形成する。全面に酸化シリコ ン膜を成長した後異方性エッチングを用いてエッチング を行うことによりゲート電極の側面に側壁酸化膜9を形 成し、引き続きヒ素を平方cmあたり1E15程度イオ ン注入することによって高濃度N型拡散層9を形成する ことによりLDD構造MOSトランジスタが製造され る。

[0006]

【発明が解決しようとする課題】前述した従来のLDD 構造MOSトランジスタでは、側壁酸化膜の形成やエッ チングのダメージの回復処理等の製造工程がやや複雑な うえにトランジスタのソース領域にもドレイン領域と同 様に低濃度N型拡散層が形成されるために、この低濃度 N型拡散層の付加抵抗によりトランジスタの能力が不必 要に低下しているという問題点があった。

[0007]

【課題を解決するための手段】本発明の半導体装置は、

半導体基板にドレイン領域を共有して隣接配置された2 つのMISトランジスタを含み、前記2つのMISトラ ンジスタのそれぞれのゲート電極は前記ゲート電極間の 間隔がゲート絶縁膜からの距離に応じて広がった断面台。 形状でソース側で垂直な側面を有し、前記ドレイン領域 は前記それぞれのゲート電極下部に低濃度不純物拡散層 を有し、前記2つのMISトランジスタのそれぞれのソ 一ス領域は高濃度不純物拡散層からなるというものであ る。

10 [0008]

【実施例】次に本発明について図面を参照して説明す る。

【0009】図1は本発明の一実施例におけるMOSト ランジスタの断面図である。

【0010】2つのMOSトランジスタがドレイン領域 (低濃度N型拡散層5および高濃度N型拡散層6を有し ている)を共通して隣接配置されている。ゲート電極4 は断面台形状であるが、ソース領域側では側面は垂直に なっている。ソース領域は低濃度N型拡散層を有してい ない。

【0011】次にこの実施例の製造方法について説明す

【0012】まず、図3に示すように、P型シリコン基 板1上に公知のLOCOS技術を用いて素子分離領域に 素子分離用のフィールド酸化膜2を600nm程度熱酸 化により形成する。この後しきい電圧Vt調節のための イオン注入を行い、素子領域に約15nmのゲート酸化 膜3を熱酸化により成長する。

【0013】次に、図4に示すように、基板全面に30 コン膜を所望のパターンに加工することによりゲート電 30 0 n m程度の多結晶シリコン膜10を成長し抵抗率が約 15Ωになるようにリン拡散を行った後約300nmの 酸化シリコン膜11をCVD法により堆積する。全面に 厚さ1~1.5μmのフォトレジスト膜を塗布しマスク を用いて露光することによりフォトレジスト膜を所望の パターンに整形する。この時トランジスタのドレイン領 域はフォトレジスト膜12の間隔が約1μm以下になる ようにマスクを作成しておく。

> 【0014】次に、図5に示すように、この状態で酸化 シリコン膜のプラズマエッチ,多結晶シリコン膜のプラ 40 ズマエッチをひき続き行うとトランジスタのドレイン領 域を形成する部分(フォトレジスト膜12で挟まれた部 分)はエッチングすべき領域のアスペクト比が1~2と 大きいために他の領域と比較してエッチング速度が遅 く、エッチング後の形状は間隔の狭い領域のみが順テー パー形状となり、断面台形状のゲート電極4が形成され る。

> 【0015】この状態で、リンを30keVで平方cm 当り1E13程度、ヒ素を30kcVで平方cm当り1 E15程度イオン注入すると、リンのイオン注入の投影 50 飛程Rpが約40nmであるのに対してヒ素のRpは約

3

.

20 nmしかないのでゲート電極の順テーパー形状によ りトランジスタのドレイン領域にはヒ素よりゲートポリ よりにリンが入って低濃度N型拡散層5と高濃度N型拡 散層6とが形成される。ソース領域は高濃度N型拡散層 のみである。次に図6に示すように、全面に層間絶縁膜 として酸化シリコン膜4を約400mm堆積し、図1に 示すようにフォトリソグラフィ技術を用いてコンタクト 孔を開孔しアルミニウム電極8を形成することによりト ランジスタが製造される。

ン膜10上に酸化シリコン膜11を成長したのはドレイ ン領域を挟むゲート電極間隔を約1 µ m以下と狭いもの とするために、エッチング領域のアスペクト比を大きく してこの領域のエッチング速度を遅くするためと、公知 のセルフアラインコンタクト技術を用いるためである。

【0017】図7は本発明の応用例を示す断面図であ る。チャンネル幅の大きなトランジスタが必要な場合、 チャンネル幅の小さな複数のトランジスタを並列に配置 することが通常行われるがこの場合にもドレイン領域の ゲート間隔を約1μm以下、ソース領域のゲート間隔を 20 約2μm以上とすることでドレイン領域側でのみゲート 電板を順テーパー形状とすることによりドレイン領域の みに低濃度不純物拡散層を形成することができる。

【0018】製造方法は前述したものとほとんど同じで ある。ただ、絶縁膜7の代りに第1の絶縁膜14を被着 し、コンタクト孔を形成したのち、第1の配線層1を形 成し、その上に第2の絶縁膜16を被着し、コンタクト 孔を形成し、第2の配線層17を形成するという点で異 なっている。これは、ドレイン領域上のコンタクト孔の アスペクト比が大きくなって電極配線の段切れが生じ易 30 いのを防ぐため2段構えのコンタクトを形成したからで ある。

【0019】以上の実施例ではヒ素とリンの2種類の原 子を注入することにより低濃度N型拡散層を形成するこ とによってドレイン領域の不純物の濃度匂配を緩やかに したがヒ素のみを平方cmあたり1E15程度注入する ことによってもドレイン領域の順テーパー形状のゲート ポリシリコンを突き抜けるヒ素の量がゲート電極の中心 部に近づくにつれて少くなり不純物の濃度包配を緩やか にすることができる。

[0020]

【発明の効果】以上説明したように本発明は2つのMI Sトランジスタを並列配置し、共通のドレイン側のゲー ト電極間の間隔を所定値より狭くしソース側のゲート電 極間の間隔を広くすることによりエッチング速度の差を 利用してドレイン側のゲート電極のみが順テーパーの断 面台形状とし、簡便な製造工程によりドレイン側にのみ 拡散層に緩やかな濃度匂配を持たせることができる。従 【0016】ここで、図4に示すように、多結晶シリコ 10 って、ソース領域に低濃度不純物拡散層は存在しないの で不必要な付加抵抗によるトランジスタの能力の低下を 防止することができる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示す断面図である。

【図2】従来のLDD構造トランジスタの断面図であ

【図3】本発明の一実施例の製造方法を説明するための 断面図である。

【図4】本発明の一実施例の製造方法を説明するための 断面図である。

【図5】本発明の一実施例の製造方法を説明するための 断面図である。


【図6】本発明の一実施例の製造方法を説明するための 断面図である。

【図7】本発明の応用例を示す断面図である。


【符号の説明】

- P型シリコン基板 1
- フィールド酸化膜
- ゲート酸化膜 3
- 4 ゲート電極
 - 5 低濃度N型拡散層
 - 高濃度N型拡散層
 - 7 絶縁膜
 - 8 アルミニウム電極
 - 9 側壁酸化膜
 - 10 多結晶シリコン膜
 - 酸化シリコン膜 1 1
 - 1 2 フォトレジスト膜
 - 13 フォトレジスト膜


【図3】



【図4】



【図1】




1: P型シリン基板 2: スールド酸化膜 3: ケート酸化膜 4: ケート電板


5: 他滿夜N型拉頭層 6: 高濃度N型拡散層

7: 絶獄膜 8: アルミニウム電板

【図5】



【図2】




1: ア型シリコン基板 3:ケート酸化胶 5: 依濃度N型拡散層


2: スールド酸化膜 4: ケート電極 6: 高漢度N型拡散層

9: 侧硅酸化膜

【図6】



[図7]



14: 第10紀秋睽

15:第1の配録層 16: 第20起接膜 17: 第20配練層

フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号

8422 - 4M

FΙ

HO11. 29/78

技術表示箇所 301 G